骚货色天堂_2024av天堂网_女生裸体无遮挡网站_JRZE-173初撮り五十路_舔舔舔bbb_www.久色_china老女人老熟女hd_13一16女处被毛片视频_国产性欧美_素股人妻

                          超聲波流量計的開發(fā)與研制探討 十四

(1)可編程邏輯塊CLB        

超聲波流量計可編程邏輯塊(CLB)是實現(xiàn)邏輯功能的基本單元，它們通常規(guī)則的排列成一個陣列，散布于整個芯片。

CLB是FPGA的主要組成部分，也是評估FPGA性能的一個主要參數(shù)。它主要由邏輯函數(shù)發(fā)生器、觸發(fā)器、數(shù)據(jù)選擇器等電路構(gòu)成。通過對CLB內(nèi)部的數(shù)據(jù)選擇器編程，邏輯函數(shù)發(fā)生器的輸出可以連接到CLB內(nèi)部觸發(fā)器，或者直接連到CLB輸出端，并用來選擇觸發(fā)器激勵輸入信號、時鐘有效沿、時鐘使能信號，以及輸出信號。這些數(shù)據(jù)選擇器的地址控制信號均由編程信息提供，從而實現(xiàn)所需的電路結(jié)構(gòu)。（超聲波流量計）

 

 (2)輸入／輸出模塊IOB

輸入／輸出模塊(IOB)提供了FPGA的器件引腳和內(nèi)部邏輯陣列之間的連接，內(nèi)部包含有：可編程延時(Programmable Delay)、可編程輸出緩沖器(Programmable Output Buffer)、可編程輸入緩沖器(Programmable Input Buffer Programmable)、偏置和ESD網(wǎng)絡(luò)(Bias&ESD Network)、內(nèi)部基準(zhǔn)(Internal Reference)、到下一個I／O的連接(To Next I／O)、到另一個Bank VREF到輸入端的連接(To Other Extemal VREF Inputs od Bank)，I/O等輸入輸出直接連接到封裝引出端。